gzyueqian
13352868059

粤嵌西安arm学习班:制程工艺知多少

更新时间: 2017-07-18 15:09:42来源: 粤嵌教育浏览量:5765

我们平常说的芯片是多少纳米制造工艺是什么意思?粤嵌西安arm学习班带你了解制程工艺。

芯片的制造工艺常常用65nm40nm28nm22/20nm16/14nm、10nm来表示,比如高通骁龙625,麒麟650Inte的7代酷睿系列CPU就采用14nm制造工艺,而目前的arm架构处理器骁龙835则采用三星的10nm制造工艺。现在的CPU内集成了以亿为单位的晶体管,由源极、漏极和位于他们之间的栅极所组成,电流从源极流入漏极,栅极则起到控制电流通断的作用。

XX nm指的是,CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度,也称为栅长。栅长越短,则可以在相同尺寸的硅片上集成更多的晶体管。每次制程工艺进步,制程减少至接近于1/2,晶体管所占得面积将减小约一半;在芯片晶体管集成度相当的情况下,使用更先进的制造工艺,芯片的面积和功耗就越小,若在良品率比较高的情况下,成本也会越低。

栅长可以分为光刻栅长和实际栅长,光刻栅长则是由光刻技术所决定的。由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤,因此会导致光刻栅长和实际栅长不一致的情况。另外,同样的制程工艺下,不同厂商的实际栅长也会不一样,比如三星推出的14nm制程工艺芯片,但其芯片的实际栅长和Intel14nm制程芯片的实际栅长依然有一定差距,发热和功耗表现仅跟Intel20nm相近

由于能降低成本CPU生产厂商不遗余力地减小晶体管栅极宽度,以提高在单位面积上所集成的晶体管数量。不过这种做法也会使电子移动的距离缩短,由于量子效应,容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动。而且随着芯片中晶体管数量增加,原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电子,随后泄漏的电流又增加了芯片额外的功耗,还会导致芯片良品率下降。所以近几年的制程工艺进步逐渐放缓,除非有新的半导体替代材料,或是更有效的防止遂穿的手段,否则不会有较大的突破。

现在量子计算机,新材料半导体工艺等还处于概念阶段,但我们还是可以展望的不远的未来,随着芯片继续微型化,低成本化,嵌入式在我们的生活中会越来越普遍。以上是粤嵌西安arm学习班为大家带来的制程工艺了解。




免费预约试听课