首页 > 新闻中心> 广州校区 >正文

想来粤嵌ARM培训吗?先看看这些关于ARM的干货分享(中)

更新时间: 2017-03-17 14:20:13来源: 粤嵌教育

  在昨天小编分享了一些ARM培训的干货上篇,今天继续我们的中篇。

  ARM处理器对异常中断的响应过程如下所述:1、保存处理器当前状态、中断屏蔽位以及各条件标志位;2、设置当前程序状态寄存器CPSR中的相应位;3、将寄存器lr_mode设置成返回地址;4、将程序计数器值PC,设置成该异常中断的中断向量地址,跳转到相应异常中断处执行。

  ARM指令与Thumb指令的区别:在ARM体系结构中,ARM指令集中的指令是32位的指令,其执行效率很高。对于存储系统数据总线为16位的应用系统,ARM体系提供了Thumb指令集。Thumb指令集是对ARM指令集的一个子集重新编码得到的,指令长度为16位。通常在处理器执行ARM程序时,称处理器处于ARM状态;当处理器执行Thumb程序时,称处理器处于Thumb状态。Thumb指令集并没有改变ARM体系地层的程序设计模型,只是在该模型上加上了一些限制条件。Thumb指令集中的数据处理指令的操作数仍然为32位,指令寻址地址也是32位的。

  ARM程序和Thumb程序混合使用的场合:通常,Thumb程序比ARM程序更加紧凑,而且对于内存为8位或16位的系统,使用Thumb程序效率更高。但是,在下面一些场合下,程序必须运行在ARM状态,这时就需要混合使用ARM和Thumb程序。强调速度的场合,应该使用ARM程序;有些功能只能由ARM程序完成。如果要在调试器中运行Thumb程序,必须为该Thumb程序添加一个ARM程序头,然后再切换到Thumb状态,执行Thumb程序。

  什么是ATPCS:为了使单独编译的C语言程序和汇编程序之间能够相互调用,必须为子程序之间的调用规定一定的规则。ATPCS就是ARM程序和Thumb程序中子程序调用的基本规则。这些规则包括寄存器使用规则,数据栈的使用规则,参数的传递规则等。
  ARM微处理器支持7种运行模式,分别为:
  1、用户模式(usr):ARM处理器正常的程序执行状态;
  2、快速中断模式(fiq):用于高速数据传输或通道管理;
  3、外部中断模式(irq):用于通用的中断处理;
  4、管理模式(svc):操作系统使用的保护模式;
  5、数据访问终止模式(abt):当数据或指令预取终止时进入该模式,用于虚拟存储及存储保护;
  6、系统模式(sys):运行具有特权的操作系统任务;

  7、未定义指令中止模式(und):当未定义指令执行时进入该模式,可用于支持硬件协处理器的软件仿真。

  ARM体系结构所支持的异常类型:ARM体系结构所支持的异常和具体含义如下(圈里面的数字表示优先级):复位①:当处理器的复位电平有效时,产生复位异常,程序跳转到复位异常处执行(异常向量:0x0000,0000);未定义指令⑥:当ARM处理器或协处理器遇到不能处理的指令时,产生为定义异常。可使用该异常机制进行软件仿真(异常向量:0x0000,0004);软件中断⑥:有执行SWI指令产生,可用于用户模式下程序调用特权操作指令。可使用该异常机制实现系统功能调用(异常向量:0x0000,0008);指令预取中止⑤:若处理器的预取指令的地址不存在,或该地址不允许当前指令访问,存储器会向处理器发出中止信号,当预取指令被执行时,才会产生指令预取中止异常(异常向量:0x0000,000C);数据中止②:若处理器数据访问的指令的地址不存在,或该地址不允许当前指令访问,产生数据中止异常(异常向量:0x0000,0010);IRQ④(外部中断请求):当处理器的外部中断请求引脚有效,且CPSR中的I位为0时,产生IRQ异常。系统的外设可以该异常请求中断服务(异常向量:0x0000,0018);FIQ③(快速中断请求):当处理器的快速中断请求引脚有效,且CPSR中的F位为0时,产生FIQ异常(异常向量:0x0000,001C)。说明:其中异常向量0x0000,0014为保留的异常向量。

  想来粤嵌ARM培训吗?先看看这些关于ARM培训的干货分享(中),明天更新下篇,继续关注粤嵌教育官网,更多资讯可以了解哦!



免费预约试听课

推荐阅读